«Материнские платы и чипсеты» — 4-е изд. (стр. 53)


ЧИПСЕТЫ

- 53 - 

trans «Материнские платы и чипсеты» — 4 е изд.  (стр. 53)trans «Материнские платы и чипсеты» — 4 е изд.  (стр. 53)trans «Материнские платы и чипсеты» — 4 е изд.  (стр. 53)trans «Материнские платы и чипсеты» — 4 е изд.  (стр. 53)trans «Материнские платы и чипсеты» — 4 е изд.  (стр. 53)trans «Материнские платы и чипсеты» — 4 е изд.  (стр. 53)trans «Материнские платы и чипсеты» — 4 е изд.  (стр. 53)trans «Материнские платы и чипсеты» — 4 е изд.  (стр. 53)trans «Материнские платы и чипсеты» — 4 е изд.  (стр. 53)trans «Материнские платы и чипсеты» — 4 е изд.  (стр. 53)trans «Материнские платы и чипсеты» — 4 е изд.  (стр. 53)trans «Материнские платы и чипсеты» — 4 е изд.  (стр. 53)trans «Материнские платы и чипсеты» — 4 е изд.  (стр. 53) 

trans «Материнские платы и чипсеты» — 4 е изд.  (стр. 53)trans «Материнские платы и чипсеты» — 4 е изд.  (стр. 53) К стр. 52 

 

Чипсеты фирмы Intel

  

 Таблица 1.20. Полосы пропускания  шин  чипсетов  i850 / i820E

Шины i850 i820E
FSB, Мбайт/с 3200 1066
Память, Мбайт/с 3200 1600
AGP 2.0 4X, Мбайт/с 1066 1066
Hub interface, Мбайт/с 266 266
PCI 2.2, Мбайт/с 133 133

    

i845/PE/GV/GL/GE/G/E Chipset

Чипсет i845 Chipset (i845, Brookdale) является следующим после i850 чипсетом, разработанным и выпущенным фирмой Intel. Он ориентирован на системы с процессорами Intel Pentium 4 с разъемом Socket 478 и тактовой частотой 100 МГц шины FSB типа QPB (Quad-Pumped Bus).

Чипсет  i845  предназначен для компьютерных систем однопроцессорной конфигурации.

Хабы, традиционно используемые для наборов линии i8xx, соединены закрытой 8-разрядной шиной, обеспечивающей пропускную способность до 266 Мбайт/с (8-разрядный, 466 МГц Hub Interface).

Средства интерфейсов, обепечивающих работу с процессором, видеоадаптером, оперативной памятью и хабом ввода-вывода, встроены в состав микросхемы  82845 Memory Controller Hub (MCH),  входящей в состав чипсета i845.

Встроенный контроллер FSB типа QPB поддерживает:  процессорную шину с тактовой частотой 100 МГц,  2x Address (200 МГц)  и  4x Data (400 МГц),  DBI системной шины (System Bus Dynamic Bus Inversion),  32-разрядную адресацию системной шины, очередь обращений (In-Order Queue) глубиной 12,  AGTL+  и  другие функции  и  технологии.

Встроенный контроллер памяти предусматривает поддержку систем с использованием двух типов памяти:
- либо Single Data Rate SDRAM (SDR SDRAM — традиционная SDRAM с передачей данных по передним фронтам тактовых импульсов шины памяти),
- либо Double Data Rate SDRAM (DDR SDRAM — SDRAM с передачей данных по передним и задним фронтам тактовых импульсов шины памяти).

При конфигурации SDR SDRAM поддерживаются:  одноканальный 64 бит (72 бит при ECC) интерфейс,  микросхемы 64/128/256/512 Мбит,  объем памяти — от 32 Мбайт (при микросхемах 32 Мбит) до 3 Гбайт (при 512 Мбит),  до 3 модулей DIMM PC133 SDR SDRAM (double sided DIMM, unbuffered, 6 rows) с/без ECC при частоте шины памяти 133 МГц.  Недопустимо одновременное использование модулей с/без ECC.  Максимальная скорость передачи данных — до 1,067 Гбайт/с.

       

 К стр. 54 

Аннотация  

Краткое содержание книги  

Полное содержание книги

 


Ссылки по теме

Leave a Reply

You must be logged in to post a comment.